FED設計事例
フロントエンド工程設計事例①
業務概要 | ||
---|---|---|
お客様 | 国内半導体メーカー | |
最終顧客 | 国内セットメーカー | |
業務形態 | 設計請負 | |
業務範囲 | 1チップ機能検証環境構築 | |
製品概要 | ||
搭載マクロ | Cortex-A57, Cortex-M3, ARM926, DDR3L/4, USB2.0H, USB3.0H,USB3.0D,PCIe, SATA, SD, BbyOne, ADC, GEtherMac,GPU | |
開発期間 | ||
約1.5か月 | ||
業務内容 | ||
|
フロントエンド工程設計事例②
業務概要 | ||
---|---|---|
お客様 | 国内半導体メーカー | |
最終顧客 | 国内セットメーカー | |
業務形態 | 設計請負 | |
業務範囲 | 通信IP第三者検証 | |
開発期間 | ||
約3か月 | ||
業務内容 | ||
QCDを意識したフォーマル検証の3ステップ
|
フロントエンド工程設計事例③
業務概要 | ||
---|---|---|
お客様 | 国内半導体メーカー | |
最終顧客 | 国内セットメーカー | |
業務形態 | 設計請負 | |
業務範囲 | 1チップ機能検証 | |
製品概要 | ||
プロセス | 40nm | |
搭載マクロ | Cortex-A9, ARM926, DDR2/3, USB3.0D, Serdes, SD, GEtherMac | |
開発期間 | ||
約3か月 | ||
業務内容 | ||
|
BED 設計事例
バックエンド工程設計事例①
業務内容 | |
---|---|
|
|
成果と弊社の強み | |
|
バックエンド工程設計事例②
業務概要 | ||
---|---|---|
お客様 | 海外半導体メーカー | |
最終顧客 | 国内セットメーカー | |
業務形態 | 設計請負 | |
業務範囲 | GateネットリストからGDS作成までの設計及び検証の全工程 | |
製品概要 | ||
プロセス | 55nm | |
回路規模 | 4M Gate | |
搭載マクロ | DDR3, PCI-Express, LVDS, PLL | |
特記事項 | 故障検出率99.8%以上 | |
開発期間 | ||
|
||
業務内容 | ||
|
||
|
||
|
||
|
FPGA設計事例
FPGA設計事例①
業務概要 | ||
---|---|---|
お客様 | 国内セットメーカー | |
業務形態 | 設計請負 | |
業務範囲 | タイミング収束に難航しているデザインのFPGAレイアウト(コンパイル)業務 | |
製品概要 | ||
仕様・デバイス | Xilinx Kintex UltraScale(20nm)KU115 | |
FPGA規模 | 1451K System Logic Cells | |
搭載マクロ | DDR4(222MHz), Aurora(148MHz), AXI(148MHz) | |
特記事項 | 最終結果:タイミングエラーなし、コンパイル時間(合成+インプリ)12H以内 | |
開発期間 | ||
約1か月 | ||
業務内容 | ||
当社の強みである大規模・高速設計のレイアウト技術でハイエンドFPGAの性能を最大限に引き出し、高性能画像処理システムの実現に貢献。課題を解決する上で最も近道なのは、その原因を「より早く・正しく・具体的に」解明する事です。原因が明確になれば、対策のアイデア創造できる土壌が弊社にはあります。![]() |