設計実績

国内外問わず、大手半導体メーカーの産業向けやコンシューマ向け等のASIC(SOC)製品のTO実績多数
仕様設計からレイアウト設計まで、あらゆる工程のデザインサポート

  • バス構築やCPUペリフェラルブロックの組み込みなどのシステム設計、論理設計及び論理検証、
    検証IPを使用した検証の容易化やTAT短縮等、お客様ニーズに合わせた検証環境の提供。
  • 多種多様なIPのDFT組み込みと、全体故障検出の最適化の為のDFT仕様構築を含むDFT実装
  • DDRやLVDSなどの高速IFを含むクロック設計を重視したタイミング最適化のためのタイミング設計と検証(STA)
  • 世界最小面積/最小電力/最高速度を実現するレイアウト設計技術

メモリコントローラやCPU周辺マクロなど、機能IPの豊富な設計経験があります。

  • 上位の設計(サブシステム、1チップ)での仕様を考慮したIP設計資産
  • 上記の階層(モジュール、1チップ)を考慮したカスタム設計、レイアウト最適化